一种逻辑电路

摘要

本发明涉及一种逻辑电路。该逻辑电路包括：DFT管理器、RTL电路和全定制逻辑电路；DFT管理器分别向RTL电路和全定制逻辑电路发送测试控制信号；RTL电路和全定制逻辑电路分别与测试平台相连；在DFT管理器送来的测试控制信号的控制下，RTL电路和全定制逻辑电路中各寄存器受到测试平台的触发而向其返回测试结果；测试平台根据RTL电路和全定制逻辑电路各自的测试结果来判断所有寄存器的可测性设计情况；RTL电路与全定制逻辑电路相连。本发明能利用外接的测试平台对该逻辑电路中所有寄存器的可测性设计情况进行检验。

主权项

一种逻辑电路，该逻辑电路中所有寄存器的可测性设计情况可通过外接的测试平台进行检验；其特征在于，该逻辑电路包括：可测性设计DFT管理器、寄存器传输级数字电路RTL电路以及全定制逻辑电路；所述DFT管理器分别与所述RTL电路和所述全定制逻辑电路相连，用于分别向所述RTL电路和所述全定制逻辑电路发送测试控制信号；所述RTL电路和所述全定制逻辑电路分别与所述测试平台相连；在所述DFT管理器送来的所述测试控制信号的控制下，所述RTL电路中的各寄存器受到所述测试平台的触发而向所述测试平台返回测试结果；在所述DFT管理器送来的所述测试控制信号的控制下，所述全定制逻辑电路中的各寄存器受到所述测试平台的触发而向所述测试平台返回测试结果；所述测试平台根据所述RTL电路和所述全定制逻辑电路各自的测试结果来判断所有寄存器的可测性设计情况；所述RTL电路与所述全定制逻辑电路相连。