发明名称 |
半导体器件和包括半导体器件的半导体系统 |
摘要 |
本发明提供一种半导体器件和包括半导体器件的半导体系统,所述半导体器件包括电耦接的两个或更多个存储芯片。存储芯片中的每个包括全局线、MUX单元、选择单元和输出单元。全局线传送储存在存储器单元中的数据。MUX单元接收加载在全局线上的数据以输出测试数据。选择单元插入在两个或更多个全局线中,并且被配置成在测试模式下输出测试数据而不输出加载在两个或更多个全局线上的数据。输出单元耦接至全局线,并且被配置成在正常模式下输出数据,以及在测试模式下基于与存储芯片有关的信息而将从连接至选择单元的两个或更多个全局线中的任一个接收的测试数据输出至I/O焊盘。 |
申请公布号 |
CN103377713A |
申请公布日期 |
2013.10.30 |
申请号 |
CN201210445118.6 |
申请日期 |
2012.11.08 |
申请人 |
爱思开海力士有限公司 |
发明人 |
全炳得 |
分类号 |
G11C29/56(2006.01)I |
主分类号 |
G11C29/56(2006.01)I |
代理机构 |
北京弘权知识产权代理事务所(普通合伙) 11363 |
代理人 |
周晓雨;俞波 |
主权项 |
一种半导体器件,包括:电耦接的两个或更多个存储芯片,其中,所述存储芯片中的每个包括:多个全局线,所述多个全局线被配置成传送储存在存储器单元中的多个数据;MUX单元,所述MUX单元被配置成接收加载在所述多个全局线上的所述多个数据以输出测试数据;选择单元,所述选择单元插入在所述多个全局线中的两个或更多个全局线中,并且被配置成在测试模式下输出所述测试数据而不输出加载在所述两个或更多个全局线上的数据;以及输出单元,所述输出单元耦接至所述多个全局线,并且被配置成在正常模式下输出所述多个数据,以及在所述测试模式下基于与所述存储芯片有关的信息来输出从耦接至所述选择单元的所述两个或更多个全局线中的任一个接收的测试数据。 |
地址 |
韩国京畿道 |