发明名称 半导体器件及其制造方法
摘要 本发明涉及半导体器件及其制造方法。通过提高施加到晶体管的沟道部分的应力而提高电流增加效应。半导体器件设置有:侧壁绝缘膜(33、53),具有通过移除牺牲栅极而形成的沟槽(39、59)并且形成于半导体衬底(11)上;栅电极(43、63),经由栅极绝缘膜(41)而形成于所述沟槽(39、59)内;第一和第二应力施加膜(21、22),分别从所述侧壁绝缘膜(33、53)之上形成于所述半导体衬底(11)上;以及源极/漏极区域(35、36、55、56),在所述半导体衬底(11)上形成于所述栅电极(43、63)的两侧。所述应力施加膜(21、22)在形成所述第一沟槽(39)和所述第二沟槽(59)之前形成。
申请公布号 CN102136429B 申请公布日期 2013.10.30
申请号 CN201110041839.6 申请日期 2008.02.27
申请人 索尼株式会社 发明人 山川真弥;馆下八州志
分类号 H01L21/336(2006.01)I;H01L21/8238(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 北京东方亿思知识产权代理有限责任公司 11258 代理人 王安武
主权项 一种制造半导体器件的方法,其特征在于包括:在半导体衬底上形成牺牲栅极、接着在所述牺牲栅极的每个侧壁上形成侧壁绝缘膜、以及在所述半导体衬底中在所述牺牲栅极的两侧形成源极/漏极区域的步骤;沿所述侧壁绝缘膜而在半导体衬底上方形成应力施加膜的步骤;移除所述应力施加膜的形成在所述牺牲栅极上方的部分、使得所述应力施加膜仅形成在所述侧壁绝缘膜的两侧的步骤;通过移除所述牺牲栅极形成沟槽的步骤;以及经由栅极绝缘膜而在所述半导体衬底上的所述沟槽内形成栅电极的步骤。
地址 日本东京都