解码装置

摘要

提供一种用于实现LDPC码解码的解码装置、解码方法和解码程序，其能够限制电路尺寸、将操作频率限制到足够可行的范围内、并容易地控制存储器访问。LDPC码的校验矩阵由P×P单位矩阵、一个或更多1变为0的单位矩阵、它们的循环移位、它们的和、以及P×P的0矩阵的组合组成。在可变节点计算部件(319)同时进行P个可变节点计算的同时，校验节点计算部件(313)同时进行P个校验节点计算。

主权项

一种用于将低密度奇偶校验LDPC码解码的解码设备，所述LDPC码通过由多个子矩阵组成的校验矩阵来表示，所述子矩阵包括P×P单位矩阵、准单位矩阵、移位矩阵、和矩阵以及P×P的0矩阵，其中准单位矩阵是具有用0代替了一个或更多1的单位矩阵，移位矩阵是被循环移位的单位矩阵或准单位矩阵，和矩阵是所述单位矩阵、所述准单位矩阵和所述移位矩阵中的两个或更多的和，所述解码设备包括：第一计算部件，用于同时进行用于将所述LDPC码解码的P个校验节点计算；第二计算部件，用于同时进行用于将所述LDPC码解码的P个可变节点计算；和消息存储部件，用于读取和写入对应于P条棱的消息数据，所述消息数据是作为所述P个校验节点计算或者所述P个可变节点计算的结果而获得的；其中，对于其权重为2或更大的子矩阵，所述消息存储部件将对应于P条棱的消息数据存储在相同地址处，所述P条棱属于相加起来形成其权重为2或更大的所述子矩阵的每个单位矩阵、准单位矩阵和/或移位矩阵。