| 摘要 |
ARQUITETURA DE CHAVEAMENTO PCIE. Circuito que se utiliza de resistores 0R (0<87>, 0Ohm) para permitir que na montagem da placa mãe, escolha-se, por meio de chaveamento entre chipset e portas PCI express (PCIe), a conexão de n barramentos do chipset a (n+1) periféricos dentre um conjunto majorado de possibilidades de montagem de interfaces, sem incorrer nos inconvenientes da falta de integridade de sinais, ruídos, interferências e problemas similares.
|
