发明名称 Pufferverwaltungsschema für einen Netzwerkprozessor
摘要 Die Erfindung stellt ein Verfahren zum Hinzufügen spezifischer Hardware sowohl auf der Empfangs- als auch auf der Sendeseite bereit, die den größten Teil des Aufwands in Bezug auf die Puffer- und Zeigerverwaltung vor der Software verbirgt. Bei der Initialisierung wird von Software ein ausreichend großer Satz von Zeigern und Puffern bereitgestellt, um den erwarteten Datenverkehr unterstützen zu können. Eine Sendewarteschlange-Auffülleinrichtung (SQR) und eine Empfangswarteschlangen-Auffülleinrichtung (RQR) verbergen die RQ- und SQ-Verwaltung vor der Software. Die RQR und die SQR überwachen umfassend Zeigerwarteschlangen und führen die Rückführung von Zeigern von der Sendeseite zur Empfangsseite aus.
申请公布号 DE112011104491(T5) 申请公布日期 2013.10.24
申请号 DE201111104491T 申请日期 2011.12.19
申请人 INTERNATIONAL BUSINESS MACHINES CORPORATION 发明人 PORET, MICHEL LOUIS RAYMOND;BASSO, CLAUDE;PHILIPPE, DAMON;VERRILLI, COLIN;CALVIGNAC, JEAN;CHANG, CHIH-JEN;VAIDHYANATHAN, NATARAJAN;VERPLANKEN, FABRICE JEAN
分类号 G06F5/10;G06F13/12 主分类号 G06F5/10
代理机构 代理人
主权项
地址