发明名称 |
NOR-Logik-Wortleitungsauswahl |
摘要 |
Es ist eine NOR-Architektur zum Auswählen eines Wortleitungstreibers in einem DRAM offenbart. Es werden Komplemente getrennt decodierter Adressen im Low-, Mid- und High-Bereich verwendet, um einen endgültigen Wortleitungstreiber auszuwählen. Die Ausgabe des Wortleitungstreibers liegt bei einer abgewählten Wortleitung auf einem, in Bezug auf die Masse negativen Potential und bei einer ausgewählten Wortleitung auf einem positiven Potential, das stärker positiv als das Energieversorgungspotential ist.
|
申请公布号 |
DE112011104523(T5) |
申请公布日期 |
2013.10.24 |
申请号 |
DE201111104523T |
申请日期 |
2011.11.21 |
申请人 |
INTEL CORPORATION |
发明人 |
SRINIVASAN, BALAJI;HAMZAOGLU, FATIH;GHOSH, SWAROOP;SOMASEKHAR, DINESH |
分类号 |
G11C11/4063;G11C8/08;G11C8/10 |
主分类号 |
G11C11/4063 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|