发明名称 Hierarchische Dram-Detektion
摘要 Eine Vorrichtung und ein Verfahren zur hierarchischen DRAM-Detektion, die mit lokalen Bitleitungspaaren und globalen Bitleitungen arbeiten. Eine Wortleitung wählt die Zellen in einem Cluster von Detektionsverstärkern, wobei jeder der Verstärker einem Paar Bitleitungen zugeordnet ist. Eine der lokalen Bitleitungen wird zum Koppeln an globale Bitleitungen und einen globalen Detektionsverstärker ausgewählt. Es sind Cluster in mehreren Subarrays angeordnet, die eine Bank mit den globalen Bitleitungen bilden, die sich von jeder der Bänke zu dem globalen Detektionsverstärker erstrecken.
申请公布号 DE112011104526(T5) 申请公布日期 2013.10.24
申请号 DE201111104526T 申请日期 2011.11.15
申请人 INTEL CORPORATION 发明人 MESUT, METERELLIYOZ;SOMASEKHAR, DINESH;ZHANG, KEVIN;PANDYA, GUNJAN;HAMZEOGLU, FATIH;SRINIVASAN, BALAJI;GHOSH, SWAROOP
分类号 G11C11/4091;G11C11/407;G11C11/4094 主分类号 G11C11/4091
代理机构 代理人
主权项
地址