具有屏蔽栅的功率MOS器件结构及其制备方法

摘要

本发明公开了一种具有屏蔽栅的功率MOS器件结构，为在沟槽底部下方外延层内有底部离子注入区，所述底部离子注入区的掺杂类型与体区相同，掺杂浓度比所述外延层的掺杂浓度要高，且所述底部离子注入区与源极形成电连接。本发明的具有屏蔽栅的功率MOS器件结构，在带屏蔽栅结构的基础上对栅漏电容进一步有效降低，同时又增加了源漏击穿电压(也可称降低通态电阻)。本发明还公开了一种具有屏蔽栅的功率MOS器件的制备方法。

主权项

一种具有屏蔽栅的功率MOS器件结构，其特征在于：定义硅片的正反两面：硅片反面淀积漏极金属，硅片正面淀积外延层；在外延层中具有沟槽；沟槽内底部淀积填充有屏蔽电极，屏蔽电极之上具有开关电极将沟槽充满，且屏蔽电极和开关电极之间具有栅氧化层，将屏蔽电极和开关电极隔离；在沟槽底部下方外延层内有底部离子注入区，在位于深阱上的部分沟槽内壁的表面和硅平面的表面具有接触注入区；外延层内的上部具有体区；硅衬底正面的表面具有层间膜，层间膜上淀积源极金属；一填充有接触金属的接触孔穿通层间膜及接触注入区进入到两沟槽之间的体区；所述底部离子注入区是通过接触注入区及接触金属与源极金属形成电连接。