发明名称 |
一种可寻址测试芯片版图的生成方法 |
摘要 |
本发明涉及集成电路测试芯片领域,公开了一种可寻址测试芯片版图的生成方法,包括以下步骤:(1)选择IP;(2)根据设计规则将测试结构摆放成阵列;(3)IP和测试结构阵列自动连接绕线产生测试芯片版图。本发明根据可寻址测试的优点及测试程序根据设计信息自动生成,故测试速度迅速且测试结果精确;本发明生成的软件可以应用到行业内标准的参数测试机中;本发明测试精度可达到pA级。本发明自动化生成不仅大大缩短了测试芯片的开发时间,降低了人力成本、避免了人工绘图带来的设计错误,还提高了可寻址测试芯片的可延展性和重复使用力,为快速应对制程变更、工艺节点转移提供了有力保障。 |
申请公布号 |
CN103366055A |
申请公布日期 |
2013.10.23 |
申请号 |
CN201310272185.7 |
申请日期 |
2013.06.28 |
申请人 |
杭州广立微电子有限公司 |
发明人 |
郑勇军;欧阳旭;邵康鹏;潘伟伟;刘永利 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
浙江永鼎律师事务所 33233 |
代理人 |
王梨华;陈丽霞 |
主权项 |
一种可寻址测试芯片版图的生成方法,其特征在于包括以下步骤:(1)选择IP;(2)根据设计规则将测试结构摆放成阵列;(3)IP和测试结构阵列自动连接绕线产生测试芯片版图。 |
地址 |
310012 浙江省杭州市西湖区华星路99号创业大厦4楼B412 |