三维积体电路及其制造方法

摘要

本发明揭示一种三维积体电路，包括：一第一晶片，具有一第一侧及与其相对的一第二侧，第一侧具有一第一区及一第二区，且一第一金属凸块形成于第一晶片的第一区上，具有一第一平面尺寸。一第二晶片透过第一金属凸块而接合至第一晶片的第一侧。一介电层位于第一晶片的第一侧上方且包括直接位于第二晶片上的一第一部、环绕第二晶片的一第二部以及露出第一晶片的第二区的一开口。一第二金属凸块形成于第一晶片的第二区上且延伸进入介电层的开口内，具有大于第一平面尺寸的一第二平面尺寸。一电子部件透过第二金属凸块而接合至第一晶片的第一侧。