| 摘要 |
一种半导体装置之堆叠制程的静电放电保护方案。本发明所提之静电放电保护方案主要是将特定路径的等效电阻设计的比其他路径还要小。如此一来，当半导体装置中的第一与第二主动层进行堆叠制程时，只需在此类特定路径上设计适当的静电放电保护单元/元件，即可致使累积在上层晶圆(或晶片)的电荷(亦即静电)优先地选择此类特定路径以释放到接地的下层晶圆(或晶片)，藉以达到静电放电保护的效果。同时，由于此类特定路径亦可当作是三维积体电路(3D IC)散热的路径，所以更可以使得三维积体电路的整体热阻下降，藉以提高散热效果。 |
