发明名称 一种用于并行电路仿真的电路划分方法
摘要 本发明提供一种用于并行电路仿真的电路划分方法,属于超大规模集成电路(VLSI)设计自动化技术领域。该方法先以最小割为目标的递归的多级二路划分方法快速获取较好的初始划分,然后以最小化通信量和负载均衡为目标,用迭代改进方法不断改进划分。技术方案要点如下:(1)用递归的二路划分方法获取k路初始划分;(2)二路划分采用多级划分方法,其中在粗化阶段结合负载均衡,细化阶段限定迭代次数;(3)在迭代改进过程中,每次优先选择移动可改进负载均衡的顶点。该方法得到的划分结果满足负载均衡和较少通信量需求,可适用于VLSI并行电路仿真系统的电路划分阶段。
申请公布号 CN103353910A 申请公布日期 2013.10.16
申请号 CN201310259859.X 申请日期 2013.06.26
申请人 福州大学 发明人 朱文兴;陈家瑞
分类号 G06F17/50(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 福州元创专利商标代理有限公司 35100 代理人 蔡学俊
主权项 一种用于并行电路仿真的电路划分方法,其特征在于包括如下步骤:(1)把电路表示为超图H={V,E};(2)H′0=H;(3)用重边粗化方法对H′0进行粗化构造一系列超图H′1,H′2,…,H′m;(4)用FM+CLIP方法以最小割为目标得到H′m的划分Pm;(5)对Pm进行映射,并用FM方法优化,得到一系列划分Pm‑1,Pm‑2,…,P0;(6)根据P0构造H′0的子图H′01和H′02;(7)分别令H′0=H′01和H′0=H′02,重复(3)‑(6)过程直到划分数为k;(8)初始化所有的顶点未锁定;(9)根据port数∑e∈Cλe,计算所有边界顶点集PV中顶点移动的增益;式中C为割边集,用λe表示超边e被分割数,即λe=|{i∈{1,2,…k}|e∩Vi≠φ}|;(10)根据顶点移动的优先顺序,选择一个可移动的顶点v∈PV;(11)更新其所有未被锁定的邻接点u∈PV的增益;(12)重复步骤(10)‑(11),直到无可移动的顶点或者连续出现非正增益的移动次数达到一定次数;(13)从该轮顶点移动序列中找到port数最小的位置,得到新的划 分;(14)重复步骤(8)‑(13)直到port数没有改进。
地址 350108 福建省福州市闽侯县上街镇大学城学园路2号福州大学新区