发明名称 具有处理器及输入/输出控制器的系统
摘要 本发明公开了一种具有处理器及输入/输出控制器的系统。一种控制包括处理器及I/O控制器的设备的方法,包括:存储执行信息;连续地接收到第一请求及第二请求;参考所述执行信息来确定所述第一请求及所述第二请求的各自执行的启动是要由所述处理器还是所述I/O控制器来管理;在所述第一请求及所述第二请求的执行的启动由所述I/O控制器管理时,从所述I/O控制器向所述处理器发送所述第一请求,并且当在所述处理器处完成所述第一请求的执行时,从所述I/O控制器向所述处理器发送所述第二请求;以及在所述第一请求及所述第二请求的执行的启动由所述处理器管理时,无论所述处理器是否完成所述第一请求的执行,都向所述处理器发送所述第一请求及所述第二请求。
申请公布号 CN101739341B 申请公布日期 2013.10.16
申请号 CN200910212183.2 申请日期 2009.11.11
申请人 富士通株式会社 发明人 草地宗太;杉崎刚;中川哲志
分类号 G06F12/00(2006.01)I 主分类号 G06F12/00(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 杜诚;陈炜
主权项 一种控制系统的方法,所述系统具有用于存储数据的存储器、用于发出与所述数据对应的多个请求的连接到I/O单元的I/O控制器以及连接到所述存储器和所述I/O控制器的处理器,所述方法包括:参考在先请求和在所述在先请求之后的后续请求的请求类型,确定所述在先请求和所述后续请求的保证顺序控制是要由所述处理器还是所述I/O控制器来执行,所述在先请求和所述后续请求包括在多个请求之中,所述保证顺序控制用于防止所述后续请求跳过所述在先请求;当确定单元确定所述保证顺序控制由所述处理器执行时,在向所述处理器发送所述在先请求之后,在不确认所述处理器是否已完成处理所述在先请求的情况下向所述处理器发送所述后续请求;当所述确定单元确定所述保证顺序控制由所述I/O控制器执行时,向所述处理器发送所述在先请求,并且当在所述处理器处完成所述在先请求的执行时,向所述处理器发送所述后续请求。
地址 日本神奈川县