发明名称 |
用于减少在分支目标地址高速缓冲存储器中查找的方法和设备 |
摘要 |
本发明揭示一种用于减少对分支目标地址高速缓冲存储器(BTAC)进行查找的技术。在此技术中,响应于在指令高速缓冲存储器(I-cache)中查找指令地址的未中而从所述BTAC检索分支目标地址。所述分支目标地址与所述指令地址相关联。从所述BTAC检索的所述分支目标地址存储在所述指令高速缓冲存储器中。使用此所揭示的技术,以与所述BTAC不并行的方式,在所述指令高速缓冲存储器中查找后续指令地址,因此通过减少不必要的BTAC查找而节省功率。 |
申请公布号 |
CN101501635B |
申请公布日期 |
2013.10.16 |
申请号 |
CN200780030214.1 |
申请日期 |
2007.08.15 |
申请人 |
高通股份有限公司 |
发明人 |
迈克·莫罗 |
分类号 |
G06F9/38(2006.01)I |
主分类号 |
G06F9/38(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
刘国伟 |
主权项 |
一种使用指令高速缓冲存储器I‑cache减少对分支目标地址高速缓冲存储器BTAC进行查找的方法,所述方法包含:响应于在所述指令高速缓冲存储器中查找第一分支指令的第一指令地址未中,从所述BTAC中检索第一分支目标地址;以及将从所述BTAC检索到的所述第一分支目标地址存储于所述指令高速缓冲存储器的第一位置上,所述第一分支目标地址与所述第一指令地址相关联,其中所述指令高速缓冲存储器经配置以存储包括所述第一分支指令的多个指令,其中响应于管线的处理级中对所述第一分支指令的预先分支解析的检测,向所述BTAC提供从所述BTAC检索到的并存储在所述指令高速缓冲存储器中的第一分支目标地址;以及响应于在所述指令高速缓冲存储器中对所述第一指令地址的查找,当所述第一分支目标地址存储在所述指令高速缓冲存储器中时,从所述指令高速缓冲存储器中检索所述第一分支目标地址。 |
地址 |
美国加利福尼亚州 |