| 摘要 |
1. Способ синхронизации и демультиплексирования компонентных сигналов в цифровых потоках, при котором синтезируют модель входного цифрового потока, заносят модель в оперативную память, отличающийся тем, что на первом такте сигнала тактовой синхронизации записывают слово из L битов входного сигнала в старшую часть входного регистра, состоящего из 2L ячеек, пронумерованных 1, 2,…L, L+1,…2L, а именно в ячейки с номерами L+1,…2L, причем в ячейку с меньшим номером записывают бит, пришедший в цифровом потоке раньше, на каждом последующем такте сигнала тактовой синхронизации переписывают слово из старшей части входного регистра - ячеек с номерами L+1,…2L - в младшую его часть - ячейки 1, 2,…L - и записывают слово из следующих L битов входного сигнала в старшую часть входного регистра, тем самым формируют на выходах входного регистра входное слово из 2L битов входного сигнала, пронумерованных 1, 2,…L, L+1,...2L, причем бит, пришедший раньше, имеет меньший номер, формируют из входного слова L слов, именуемых фазами входного сигнала, причем каждая фаза содержит L битов, и l-я фаза, где l=1, 2,…L, содержит биты входного слова с номерами l, l+1,…l+L-1, извлекают из оперативной памяти фрагмент модели входного сигнала, описывающий L следующих подряд битов в пределах цикла входного сигнала, сравнивают каждую из L фаз входного сигнала с фрагментом модели, при этом считают, что фаза совпадает с фрагментом модели, если биты фазы, совпадающие по положению с битами синхропризнака в фрагменте модели, имеют одинаковые с ними значения, затем по результату сравнения принимают решение остаться в прежнем состоянии или перейти в другое состояние, а именно, из состояния по |
