| 摘要 |
Es ist eine NAND-Architektur zum Auswählen eines Wortleitungstreibers in einem DRAM offenbart. Es werden getrennt decodierte Adressen im Low-, Mid- und High-Bereich verwendet, um einen endgültigen Wortleitungstreiber auszuwählen. Die Ausgabe des Wortleitungstreibers liegt bei einer abgewählten Wortleitung auf einem, in Bezug auf die Masse negativen Potential und bei einer ausgewählten Wortleitung auf einem positiven Potential, das stärker positiv als das Energieversorgungspotential ist.
|
