发明名称 垂直折叠式存储器阵列结构
摘要 本发明提出一种垂直折叠式存储器阵列结构,包括:呈列和行分布的垂直折叠式存储模块,垂直折叠式存储模块包括漏选择管、底部连接线和源选择管,以及多个存储单元管,其中,每个存储单元管的栅结构均与一个字线相连,每个漏选择管的漏极与一个位线相连,且第N列中第M个垂直折叠式存储模块中漏选择管的漏极与第N+1列的第M-1个垂直折叠式存储模块中源选择管的源极均与同一个位线相连,N列中所有垂直折叠式存储模块的漏选择管和源选择管的栅极分别与同一个漏选择线和同一个源选择线相连。本发明实施例提出的垂直折叠式存储器阵列结构不仅结构简单,而且非常适合存储器的三维集成,从而极大地提高垂直折叠式存储器结构的高密度大容量存储能力。
申请公布号 CN102184740B 申请公布日期 2013.10.09
申请号 CN201110034098.9 申请日期 2011.01.31
申请人 清华大学 发明人 潘立阳;袁方
分类号 G11C5/02(2006.01)I;H01L27/115(2006.01)I 主分类号 G11C5/02(2006.01)I
代理机构 北京清亦华知识产权代理事务所(普通合伙) 11201 代理人 张大威
主权项 一种垂直折叠式存储器阵列结构,其特征在于,包括:呈列和行分布的垂直折叠式存储模块,所述垂直折叠式存储模块包括漏选择管、底部连接线和源选择管,以及连接在所述漏选择管和所述底部连接线之间以及所述源选择管和所述底部连接线之间的多个存储单元管,其中,每个所述存储单元管的栅结构均与一个字线相连,每个所述漏选择管的漏极与一个位线相连,且第N列中第M个垂直折叠式存储模块中漏选择管的漏极与第N+1列的第M‑1个垂直折叠式存储模块中源选择管的源极均与同一个位线相连,所述第N列中所有垂直折叠式存储模块的漏选择管的栅极连接在第N个漏选择线上,所述第N列中所有垂直折叠式存储模块的源选择管的栅极连接在第N个源选择线上,所述N和M为整数。
地址 100084 北京市海淀区100084-82信箱