一种基于FPGA高速串行IO的保密通信方法

摘要

本发明公开了一种基于FPGA高速串行IO的保密通信方法，包括：在FPGA芯片中构建数据传输通道；在通信发送端接入通信传输网络处配置一个所述构建有数据传输通道的FPGA芯片，在通信接收端接入通信传输网络处配置一个所述构建有数据传输通道的FPGA芯片；在通信发送端，将待发送的数据传输进入FPGA芯片，在数据传输通道内进行一次传输，完成数据加密，然后从FPGA芯片输出，进入通信传输网；在通信接收端，将从通信传输网接收的数据先传输进入FPGA芯片，在数据传输通道内进行一次传输，完成数据解密，然后从FPGA芯片输出，进入通信终端。利用本发明，提高了数据传输速率，降低了设备负担。

主权项

一种基于FPGA高速串行IO的保密通信方法，其特征在于，包括：在FPGA芯片中构建数据传输通道，该数据传输通道包括一个Transceiver RX模块、一个RAM模块、一个加/解密寄存器模块、一个M序列模块和一个Transceiver TX模块；在通信发送端接入通信传输网络处配置一个所述构建有数据传输通道的FPGA芯片，在通信接收端接入通信传输网络处配置一个所述构建有数据传输通道的FPGA芯片；在通信发送端，将待发送的数据传输进入FPGA芯片，在数据传输通道内进行一次传输，完成数据加密，然后从FPGA芯片输出，进入通信传输网；在通信接收端，将从通信传输网接收的数据先传输进入FPGA芯片，在数据传输通道内进行一次传输，完成数据解密，然后从FPGA芯片输出，进入通信终端。