基于FPGA的带有加速器的多核处理器片上网络系统

摘要

本发明公开了一种基于FPGA的带有加速器的多核处理器片上网络系统，其处理器节点的主控单元中的处理器通过第一AXI总线连接数据存储器BRAM2；所述处理器依次通过自身的Cache接口、第二AXI总线连接所述数据存储器BRAM2，当所述第一AXI总线繁忙或被占用时，所述处理器通过该第二AXI总线读取所述数据存储器BRAM2中的数据进行处理。本发明系统提高了处理器和各个设备的利用率，运算速度快，系统总体性能好。

主权项

一种基于FPGA的带有加速器的多核处理器片上网络系统，包括多个路由节点，所述路由节点和相邻路由节点之间的通信链路组成片上网络，所述每个路由节点均挂载一个处理器节点，所述每个处理器节点均包括主控单元、所述主控单元通过可配置接口单元连接所述片上网络；其中，所述主控单元包括处理器，所述处理器通过第一AXI总线连接用于存储数据的数据存储器BRAM2；当所述片上网络上的数据到来时，在所述处理器控制下，所述可配置接口单元将数据通过第一AXI总线送入所述数据存储器BRAM2中，所述处理器再通过所述第一AXI总线从所述数据存储器BRAM2中读取数据进行处理，其特征在于，所述处理器依次通过自身的Cache接口、第二AXI 总线连接所述数据存储器BRAM2，当所述第一AXI总线繁忙或被占用时，所述处理器通过该第二AXI 总线读取所述数据存储器BRAM2中的数据进行处理。