发明名称 印刷电路用铜箔及覆铜箔层压板
摘要 一种印刷电路用铜箔,在铜箔的表面具有通过铜-钴-镍合金镀形成的粗化处理层、在该粗化处理层上形成的钴-镍合金镀层及在该钴-镍合金镀层上形成的锌-镍合金镀层,其特征在于,所述锌-镍合金镀层的总量为150~500μg/dm2,该合金层中的镍比率的下限值为0.16、上限值为0.40,且镍含量为50μg/dm2以上。在电子设备的发展的推进中,半导体器件的小型化、高集成化进一步提高,这些印刷电路的制造工序中的处理在更高的温度下进行,或者制成制品后在设备使用中产生热,本发明提供即使在这种情况下铜箔与树脂基材之间的接合力也不会降低、而且在铜箔电路的软蚀刻时能够有效防止电路边缘部的渗透的技术。
申请公布号 CN101809206B 申请公布日期 2013.10.02
申请号 CN200880109496.9 申请日期 2008.09.12
申请人 JX日矿日石金属株式会社 发明人 樋口直树
分类号 C25D7/06(2006.01)I;B32B15/08(2006.01)I;C23C28/00(2006.01)I;C25D9/08(2006.01)I;H05K3/00(2006.01)I;H05K3/38(2006.01)I 主分类号 C25D7/06(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 11219 代理人 樊卫民;郭国清
主权项 一种印刷电路用铜箔,在铜箔的表面具有通过铜‑钴‑镍合金镀形成的粗化处理层、在该粗化处理层上形成的钴‑镍合金镀层及在该钴‑镍合金镀层上形成的锌‑镍合金镀层,其特征在于,所述钴‑镍合金镀层中钴的比率在0.60~0.66的范围,所述锌‑镍合金镀层的总量在150~500μg/dm2的范围,镍量在50μg/dm2以上的范围,且镍的比率在0.16~0.24的范围,对使用所述印刷电路用铜箔在基板上形成的铜箔电路,使用H2SO4:10重量%、H2O2:2重量%的蚀刻水溶液进行软蚀刻时,铜箔电路边缘部的渗透量为9μm以下。
地址 日本东京都