具高掺杂汲极区之ＮＯＲ型快闪记忆体结构及其制造方法

摘要

本发明系关于一种NOR型快闪记忆体结构及其制造方法，主要在于利用一高掺杂离子布植制程布植一高掺杂汲极区，并与一轻掺杂汲极区重叠。藉此，使得在汲极区接面深度降低以改善短通道效应的同时，亦能避免蚀刻一接触孔时，对该轻掺杂汲极区造成挖穿的现象。