一种时钟多选一电路及多选一方法

摘要

本发明公开了属于航天电子系统中的时钟选择技术领域的一种时钟多选一电路及多选一方法。该时钟多选一电路由时钟计数器模块、时钟选择信号发生器模块和时钟选择器模块串联组成；利用现场可编程逻辑门阵列实现自主可靠地对同频多时钟源进行筛选。时钟计数器模块对每路输入时钟信号进行循环计数，由时钟选择信号发生器模块检测时钟信号有效性并输出时钟选择信号，时钟选择器模块对输入时钟信号进行选择并输出其中一路时钟信号。本发明对电路中的寄存器使用三模冗余技术，增强了发生单粒子翻转效应时电路的可靠性，解决了目前技术中进行同频时钟的多对一检测时存在错检的问题，降低了系统成本、复杂度和耦合度，提高了系统效能和可靠性。

主权项

一种时钟多选一电路，其特征在于，所述时钟多选一电路由时钟计数器模块、时钟选择信号发生器模块和时钟选择器模块串联组成；其中，时钟计数器模块，用于对每路输入时钟信号进行循环计数；时钟选择信号发生器模块，用于检测时钟信号有效性并输出时钟选择信号；时钟选择器模块用于对输入时钟信号进行选择，该时钟选择器模块包含一个多路选择器，其输入为所有待选时钟信号，由时钟选择信号控制选择某一路作为输出时钟信号；该时钟多选一电路设置m路输入时钟信号，且m≥2，第1路时钟信号至第m路时钟信号分别记为clk1至clkm；该时钟多选一电路利用FPGA实现自主从同频的两路或两路以上输入时钟信号中选择一路有效时钟信号作为输出时钟信号，电路中所用寄存器使用三模冗余技术进行抗SEU防护；所述三模冗余技术为常用的容错技术，即三个模块进行同样的操作，输出采用三取二，只要同样的错误不同时发生在其中两个模块，就能屏蔽掉故障模块的影响。