基于AVS并行流水IDCT快速变换的方法和装置

摘要

本发明是一种基于AVS并行流水IDCT快速变换的方法和装置。其包括控制模块，一维输入寄存模块，一维蝶形运算模块，一维输出模块，转置及乒乓RAM模块，二维输入模块，二维蝶形运算模块，二维输出模块。本发明采用并行流水蝶形运算的设计思想，可以时时的快速运算IDCT。乘法运算采用移位相加的方法，无乘法器，适合大图像快速AVS视频解码在FPGA上应用。

主权项

一种基于AVS并行流水IDCT快速变换的方法，其特征在于包括以下步骤：控制模块输出控制各个运算单元流水的控制信号；一维输入寄存模块进行串并转换，一个时钟接收一个残差系数数据，8个时钟后把寄存器中的数据并行输出；一维蝶形运算模块使寄存器的并行输出数据通过8级运算做一次蝶形运算，8个时钟输出其运算结果；一维输出模块进行并串转换，8路并行同时输入一维蝶形运算模块输出的运算结果，一个时钟输出一个运算结果；转置及乒乓RAM模块每个时钟输入一个一维输出模块输出的运算结果数据，根据乒乓操作，存储在相应RAM中，每份RAM为一个块的信息大小，判断当前块存储的RAM空间地址，每个数据的存储地址偏移8个单元；二维输入模块进行串并转换，一个时钟从转置及乒乓RAM模块中读取一个残差系数数据，8个时钟后把串行输入的一行图像数据并行输出；二维蝶形运算模块使二维输入模块的并行输出数据通过8级运算做一次蝶形运算，8个时钟输出其运算结果；二维输出模块进行并串转换，8路并行同时输入二维蝶形运算模块输出的运算结果，一个时钟输出一个运算结果。