一种运动目标特征高速视觉捕捉装置

摘要

一种运动目标特征高速视觉捕捉装置，属于图像处理领域及机器视觉图像测量领域，本发明为解决高速视觉测量中的实时处理速度不高和数据量大、传输速度过低的问题。本发明包括FPGA、DSP处理器、ARM微处理器、网络芯片、原始图像VGA接口模块、处理图像VGA接口模块、数字相机接口模块、第一、二FIFO数据缓存器，数字相机采集原始图像给FPGA，FPGA接原始图像VGA接口模块和处理图像VGA接口模块，FPGA的缓存输出端分别与第一、二FIFO数据缓存器的输入端相连，并连接DSP处理器，DSP处理器与ARM微处理器相连，ARM微处理器与FPGA的控制信号输入端相连，ARM微处理器通过网络芯片与计算机相连。

主权项

一种运动目标特征高速视觉捕捉装置，其特征在于，它包括FPGA(l)、DSP处理器(2)、ARM微处理器(3)、网络芯片(4)、原始图像VGA接口模块(5)、处理图像VGA接口模块(6)、数字相机接口模块(7)、第一FIFO数据缓存器(8)和第二FIFO数据缓存器(9)，数字相机采集原始图像，并通过数字相机接口模块(7)与FPGA(l)的图像输入端相连，FPGA(l)的原始图像显示输出端与原始图像VGA接口模块(5)的输入端相连，FPGA(l)的处理后图像显示输出端与处理图像VGA接口模块(6)的输入端相连，FPGA(1)的第一缓存输出端与第一FIFO数据缓存器(8)的输入端相连，第一FIFO数据缓存器(8)的输出端与DSP处理器(2)的第一数据输入端相连，FPGA(l)的第二缓存输出端与第二FIFO数据缓存器(9)的输入端相连，第二FIFO数据缓存器(9)的输出端与DSP处理器(2)的第二数据输入端相连，DSP处理器(2)的输入输出端与ARM微处理器(3)的第一输入输出端相连，ARM微处理器(3)的控制信号输出端与FPGA(l)的控制信号输入端相连，ARM微处理器(3)的第二输入输出端与网络芯片(4)的输入输出端相连，网络芯片(4)的输出端与计算机相连;一种运动目标特征高速视觉捕捉装置还包括多片SRAM、两片FLASH和1片SDRAM，FPGA(l)设置多个存储输入输出端，FPGA(l)的每个存储输入输出端与一片SRAM的输入输出端相连;DSP处理器(2)设置有两个存储输入输出端，DSP处理器(2)的每个存储输入输出端与一个SRAM的输入输出端相连，DSP处理器(2)的缓存输入端与FLASH的输出端相连;ARM微处理器(3)的存储输入输出端与SDRAM的输入输出端相连，ARM微处理器(3)的缓存输入端与FLASH的输出端相连;FPGA(l)包括ARM通信控制接口模块(1‑1)、数字相机控制与数据传输模块(1‑2)、中值滤波模块(1‑3)、基于背景图像差法的目标检测模块(1‑4)、目标区域扩张模块(1‑5)、基于核的区域跟踪模块(1‑6)、原始图像VGA慢速设备接口模块(1‑7)、处理图像VGA慢速设备接口模块(1‑8)、FIFO片选与存储接口(1‑9)和DSP通信模块(1‑10)，ARM通信控制接口模块(1‑1)的控制信号输入端与ARM微处理器(3)的控制信号输出端相连，ARM通信控制接口模块(1‑1)的控制信号输出端与数字相机控制与数据传 输模块(1‑2)的控制信号输入端相连，数字相机控制与数据传输模块(1‑2)的图像输出端与FPGA(l)的数据总线相连，数字相机控制与数据传输模块(1‑2)的原始图像采集输入输出端与数字相机接口模块(7)的输入输出端相连，数字相机控制与数据传输模块(1‑2)的控制信号输出端与中值滤波模块(1‑3)的控制信号输入端相连，中值滤波模块(1‑3)的始能信号输出端与基于背景图像差法的目标检测模块(1‑4)的始能信号输入端相连，基于背景图像差法的目标检测模块(1‑4)的始能信号输出端与目标区域扩张模块(1‑5)的始能信号输入端相连，目标区域扩张模块(1‑5)的始能信号输出端与基于核的区域跟踪模块(1‑6)的始能信号输入端相连，基于核的区域跟踪模块(1‑6)的缓存信号输出端与FIFO片选与存储接口(1‑9)的缓存信号输入端相连，SRAM存储接口A模块、SRAM存储接口B模块、SRAM存储接口C模块、SRAM存储接口D模块、SRAM存储接口E模块和SRAM存储接口F模块均与FPGA(l)片外的一片SRAM相连，SRAM存储接口A模块挂接在数据总线上，中值滤波模块(1‑3)用于读取SRAM存储接口A模块对应的SRAM中的数据作为该模块输入数据，中值滤波模块(1‑3)还用于将处理结果数据通过SRAM存储接口B模块写入其对应的SRAM，基于背景图像差法的目标检测模块(1‑4)用于读取SRAM存储接口B模块对应的SRAM中的数据作为该模块输入数据，基于背景图像差法的目标检测模块(1‑4)还用于将处理结果数据通过SRAM存储接口C模块写入其对应的SRAM，目标区域扩张模块(1‑5)用于读取SRAM存储接口C模块对应的SRAM中的数据作为该模块输入数据，目标区域扩张模块(1‑5)还用于将处理结果数据通过SRAM存储接口D模块写入其对应的SRAM，基于核的区域跟踪模块(1‑6)用于读取SRAM存储接口D模块对应的SRAM中的数据作为该模块输入数据，基于核的区域跟踪模块(1‑6)还用于将处理结果数据通过SRAM存储接口F模块写入其对应的SRAM，处理图像VGA慢速设备接口模块(1‑8)用于从SRAM存储接口F模块对应的SRAM中读取视频信号数据，处理图像VGA慢速设备接口模块(1‑8)的处理后图像显示输出端与处理图像VGA接口模块(6)的输入端相连，基于核的区域跟踪模块(1‑6)的运算始能信号输出端与DSP通信模块(1‑l0)的输入端相连，SRAM存储接口E模块挂接在数据总线上，原始图像VGA慢速设备接口模块(1‑7)用于通过SRAM存储接口E模块对应的SRAM中的原始图像信息，原始图像VGA慢速设 备接口模块(1‑7)的原始图像显示输出端与原始图像VGA接口模块(5)的输入端相连。