发明名称 电力用半导体装置
摘要 实施例的电力用半导体装置包括设置有MOSFET元件的元件部、以及设置在元件部的周围的终端部,具有分别设置在半导体基板的相互平行的多个板状区域内的柱层,该电力用半导体装置具备多个第1沟槽以及第1绝缘膜。多个第1沟槽分别设置在从所述MOSFET元件的源极电极露出的所述终端部的所述半导体基板中的所述板状的区域的两端部之间。所述第1绝缘膜设置在各个所述第1沟槽的侧面以及底面。
申请公布号 CN103325774A 申请公布日期 2013.09.25
申请号 CN201210318616.4 申请日期 2012.08.31
申请人 株式会社东芝 发明人 小野昇太郎;泉泽优;大田浩史;山下浩明
分类号 H01L25/07(2006.01)I;H01L25/18(2006.01)I;H01L23/48(2006.01)I 主分类号 H01L25/07(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 张丽
主权项 一种电力用半导体装置,包括设置有电力用半导体元件的元件部、以及设置在所述元件部的周围的终端部,该电力用半导体装置的特征在于,具备:第1导电型的半导体基板;第2导电型的第1杂质层,设置在所述半导体基板的上表面中的所述元件部的一部分;第1导电型的第2杂质层,设置在所述第1杂质层的上表面的一部分;栅极电极,设置为经由栅极绝缘膜相接到所述第1杂质层;第1电极,设置于所述半导体基板的下表面;第2电极,设置在所述半导体基板的所述上表面上,使得至少相接于所述第1杂质层;多个第2导电型的柱层,设置在所述第2电极之下以及从所述第2电极露出的所述终端部的所述半导体基板中的、相互平行排列的多个板状的区域内,该多个板状的区域分别具有从所述半导体基板的上表面露出的带状的上端面或者与所述第1杂质层的下表面相接的带状的上端面、连接于所述上端面的两端面以及两侧面;多个第1沟槽,分别设置于从所述第2电极露出的所述终端部的所述半导体基板中的、包含所述多个板状的区域的所述两端面的部分之间;以及第1绝缘膜,设置在各个所述第1沟槽的侧面以及底面。
地址 日本东京都