发明名称 半导体装置
摘要 提供能够减少导通电阻且保持高耐压的半导体装置。半导体装置具备:半导体基板;和多个栅电极,包括在与半导体基板平行的面内沿第一方向延伸的部分。半导体基板具有:第一导电型的第一半导体层;第二半导体层,设置在第一半导体层上,包括在与半导体基板平行的面内沿着相对于第一方向和与第一方向正交的第二方向交叉的第三方向延伸、并且相互邻接地交替配置的多个第一导电型的第一柱及第二导电型的第二柱;第二导电型的第三半导体层,设置在第二半导体层上的包含栅电极的正下方区域间的区域,从上方观察时其边缘位于栅电极正下方区域;和第一导电型的第四半导体层,设置在第三半导体层的正上方区域内,从上方观察时其边缘位于栅电极正下方区域。
申请公布号 CN103325827A 申请公布日期 2013.09.25
申请号 CN201210313334.5 申请日期 2012.08.29
申请人 株式会社东芝 发明人 小野升太郎;斋藤涉;仲敏行;谷内俊治;山下浩明
分类号 H01L29/78(2006.01)I;H01L29/423(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 戚宏梅;杨谦
主权项 一种半导体装置,其中,具备:半导体基板;栅电极,具有:多个延伸部分,设置在上述半导体基板上,在与上述半导体基板平行的面内沿第一方向延伸,并沿着与上述第一方向正交的第二方向以等间隔配置;和多个连接部分,设置在上述半导体基板上,对相邻的上述延伸部分彼此进行连接,在各个相邻的上述延伸部分之间,沿着上述第一方向以等间隔配置;沟槽栅电极,设置在上述半导体基板的上部内,上端与上栅电极连接;栅绝缘膜,设置在上述半导体基板和上述栅电极之间;沟槽栅绝缘膜,设置在上述沟槽栅电极和上述半导体基板之间;第一电极,与上述半导体基板的上表面侧连接;以及第二电极,与上述半导体基板的下表面侧连接,上述半导体基板具有:第一导电型的第一半导体层,与上述第二电极连接;第二半导体层,设置在上述第一半导体层上,包含多个第一导电型的第一柱及第二导电型的第二柱,该多个第一导电型的第一柱及第二导电型的第二柱在与上述半导体基板平行的面内沿着相对于上述第一方向和上述第二方向交叉的第三方向延伸,并且相互邻接地交替配置;第二导电型的第三半导体层,设置在上述第二半导体层上的包含上述栅电极的正下方区域间的区域,从上方观察时其边缘位于上述栅电极正下方区域或者与上述沟槽栅绝缘膜接触,其下端比上述沟槽栅电极的下端靠上方;第一导电型的第四半导体层,设置在上述第三半导体层的正上方区域内,与上述第一电极连接,从上方观察时其边缘位于上述栅电极正下方区域或者与上述沟槽栅绝缘膜接触;以及第二导电型的第五半导体层,贯通上述第四半导体层,与上述第一电极连接,有效的杂质浓度比上述第三半导体层的有效杂质浓度高,从上方观察时,由相邻的上述延伸部分及在上述第一方向上相邻的上述连接部分围起的接触孔的形状为四边形。
地址 日本东京都