发明名称 一种半导体结构及其制造方法
摘要 本发明提供了一种半导体结构的制造方法,包括以下步骤:提供衬底,在该衬底上形成栅堆叠;形成环绕所述栅堆叠的偏移侧墙以及环绕所述偏移侧墙的伪侧墙;在伪侧墙两侧形成源/漏区;去除所述伪侧墙、以及所述偏移侧墙位于衬底表面的部分;在所述偏移侧墙的侧壁上形成掺杂侧墙;使所述掺杂侧墙中掺杂杂质进入衬底中,形成源/漏扩展区;去除所述掺杂侧墙。相应地,本发明还提供了一种半导体结构。本发明利用后续步骤中将去除的、重掺杂的掺杂侧墙来形成掺杂浓度高、结深浅的源/漏扩展区,从而有效地提高了半导体结构的性能。
申请公布号 CN103325826A 申请公布日期 2013.09.25
申请号 CN201210074860.0 申请日期 2012.03.20
申请人 中国科学院微电子研究所 发明人 殷华湘;徐秋霞;陈大鹏
分类号 H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 北京汉昊知识产权代理事务所(普通合伙) 11370 代理人 朱海波
主权项 一种半导体结构的制造方法,该方法包括以下步骤:a)提供衬底(100),在该衬底(100)上形成栅堆叠;b)形成环绕所述栅堆叠的偏移侧墙(220)以及环绕所述偏移侧墙(220)的伪侧墙(230);c)在伪侧墙(230)两侧形成源/漏区(310);d)去除所述伪侧墙(230)、以及所述偏移侧墙(220)位于衬底(100)表面的部分;e)在所述偏移侧墙(220)的侧壁上形成掺杂侧墙(410);f)使所述掺杂侧墙(410)中掺杂杂质进入衬底(100)中,形成源/漏扩展区(320);g)去除所述掺杂侧墙(410)。
地址 100029 北京市朝阳区北土城西路3号