相位频率检测方法

摘要

本发明涉及用于锁相环电路中相位频率检测的方法和装置。这在用于检测数字锁相环PLL中相位/频率误差的方法中提供。方法包括：接收（301，302）参考时钟信号的比较边缘和反馈时钟信号的比较边缘；基于收到的参考和反馈时钟信号的比较边缘，通过三种PFD状态UP（向上）(502)、DOWN（向下）(503)和IDLE（闲置）(501)保持(304)相位/频率检测器PFD状态机；记录状态机处于UP或DOWN状态的当前和以前时间；基于PFD状态的转变和在记录的当前时间与记录的以前时间之间的比较，生成UP或DOWN信号；以及基于UP或DOWN信号，将数字控制信号输出到反馈频率控制装置(105)。本发明也涉及布置成执行根据本发明的方法的装置和系统。

主权项

一种用于检测数字锁相环PLL中相位/频率误差的方法，包括：‑   接收（301，302）参考时钟信号的比较边缘和反馈时钟信号的比较边缘；‑   基于所述收到的所述参考和反馈时钟信号的比较边缘，通过三种相位/频率检测器PFD状态UP（向上）(502)、DOWN（向下）(503)和IDLE（闲置）(501)保持(304) PFD状态机；‑   记录所述状态机处于UP或DOWN状态的当前和以前时间；‑   基于PFD状态的转变和在记录的当前时间与记录的以前时间之间的比较，生成UP或DOWN信号；以及‑   基于所述UP或DOWN信号，将数字控制信号输出到反馈频率控制装置(105)。