发明名称 电路设计方法、电路设计系统及记录媒体
摘要 一种电路设计方法,其系用于将复数个模组彼此连接者,其包括如下步骤:获取埠资讯,该埠资讯包含复数个模组之输入埠及输出埠;获取实例资讯,该实例资讯表示复数个模组中有包含具有同一功能之复数个实例之模组;及根据埠资讯及上述实例资讯,以将上述复数个模组彼此连接之方式使输入埠与输出埠相对应。
申请公布号 TWI409659 申请公布日期 2013.09.21
申请号 TW098133272 申请日期 2009.09.30
申请人 爱德万测试股份有限公司 日本 发明人 长谷川崇;佐藤新哉
分类号 G06F17/50 主分类号 G06F17/50
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项
地址 日本