| 发明名称 | 应力记忆技术的优化刻蚀方法 | ||
| 摘要 | 本发明公开了一种应力记忆技术的优化刻蚀方法，该方法包括：步骤A，在形成有PMOS元件和NMOS元件的半导体衬底上形成介质膜，所述介质膜包括依次位于半导体衬底上的氧化硅层、氮化硅层；步骤B，采用等离子体干法刻蚀法去除PMOS元件区域的氮化硅层；其中，步骤B具体包括主刻蚀步骤和过刻蚀步骤；所述等离子体干法刻蚀法的偏置电压为0V。通过上述方法，可以去除应力记忆技术的SiN残留物，且刻蚀时间缩短，刻蚀化学物质减少。从而减少工艺时间、并节约成本。 | ||
| 申请公布号 | CN102110647B | 申请公布日期 | 2013.09.18 |
| 申请号 | CN200910200984.7 | 申请日期 | 2009.12.23 |
| 申请人 | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造（北京）有限公司 | 发明人 | 赵林林;韩宝东 |
| 分类号 | H01L21/8238(2006.01)I;H01L21/311(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
| 代理机构 | 北京德琦知识产权代理有限公司 11018 | 代理人 | 王一斌;王琦 |
| 主权项 | 一种应力记忆技术的优化刻蚀方法，包括：步骤A，在形成有PMOS元件和NMOS元件的半导体衬底上形成介质膜，所述介质膜包括依次位于半导体衬底上的氧化硅层、氮化硅层；步骤B，采用等离子体干法刻蚀法去除PMOS元件区域的氮化硅层；其中，步骤B具体包括主刻蚀步骤和过刻蚀步骤；其特征在于，所述等离子体干法刻蚀法的偏置电压为0V。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||