基于FPGA的PWM信号发生器

摘要

基于FPGA的PWM信号发生器，涉及一种可调信号发生器，解决Quartus2提供的常用IP核中没有PWM发生器，致使使用时需要线程编写PWM发生器造成多余人力资源浪费并且耗时容易出现错误的问题。它包括写入高电平持续时间模块、写入低电平持续时间模块和PWM生成模块；写入高电平持续时间模块，用于锁存输出PWM的高电平持续时间；写入低电平持续时间模块，用于锁存输出PWM的低电平持续时间；PWM生成模块，用于根据写入高电平持续时间模块和写入低电平持续时间模块的信息生成PWM信号。本发明可广泛应用于基于FPGA的PWM信号发生器的使用，无需再次编写。

主权项

基于FPGA的PWM信号发生器，其特征在于它包括写入高电平持续时间模块、写入低电平持续时间模块和PWM生成模块；写入高电平持续时间模块，用于锁存输出PWM的高电平持续时间；写入低电平持续时间模块，用于锁存输出PWM的低电平持续时间；PWM生成模块，用于根据写入高电平持续时间模块和写入低电平持续时间模块的信息生成PWM信号。