发明名称 | 非易失性锁存电路和存储设备 | ||
摘要 | 本发明公开了一种非易失性锁存电路和存储设备,该非易失性锁存电路包括:锁存电路部;电荷吸收电路部;以及第一铁电体电容器,具有连接到板线的第一电极和连接到电荷吸收电路部的第二电极,其中,当将信息从第一铁电体电容器读取到锁存电路部时,操作板线以使得电荷吸收电路部吸收从第一铁电体电容器输出的电荷的至少一部分,从而抑制第一铁电体电容器的第二电极的电位的变化。 | ||
申请公布号 | CN103310840A | 申请公布日期 | 2013.09.18 |
申请号 | CN201310067922.X | 申请日期 | 2013.03.04 |
申请人 | 富士通半导体股份有限公司 | 发明人 | 川嶋将一郎 |
分类号 | G11C16/06(2006.01)I | 主分类号 | G11C16/06(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 朱胜;李春晖 |
主权项 | 一种非易失性锁存电路,包括:锁存电路部;电荷吸收电路部;以及第一铁电体电容器,具有连接到板线的第一电极和连接到所述电荷吸收电路部的第二电极,其中,当将信息从所述第一铁电体电容器读取到所述锁存电路部时,操作所述板线以使得所述电荷吸收电路部吸收从所述第一铁电体电容器输出的电荷的至少一部分,从而抑制所述第一铁电体电容器的所述第二电极的电位的变化。 | ||
地址 | 日本神奈川县横滨市 |