发明名称 多线程微处理器中的二分化线程调度器
摘要 本发明提供一种二分化调度器,用于在可同时执行多个线程的多线程处理器中派送多个线程的指令。此调度器包括可重复使用内核内的不可由使用者定制的第一部份、内核外的可由使用者定制的第二部份、以及耦接第二部分与内核的接口。第二部份实施可由使用者根据特定应用来定制的线程调度策略。第一部份是调度策略不可知的,且根据由第二部份传送的调度策略在每一个时钟周期内发出线程的指令给执行单元。第二部份经由每个线程的优先级来传送调度策略。当内核承诺执行指令时,此内核通知第二部份哪一个线程的指令被承诺执行,以使此第二部份相应地更新优先级。
申请公布号 CN101133391B 申请公布日期 2013.09.18
申请号 CN200680003639.9 申请日期 2006.01.18
申请人 美普思科技有限公司 发明人 达伦·M·琼斯;莱恩·C·肯特;凯文·D·契瑟尔;汤姆士·A·彼德森
分类号 G06F9/38(2006.01)I;G06F9/46(2006.01)I 主分类号 G06F9/38(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 王英
主权项 一种二分化调度器,用于在配置为可同时执行多个线程的多线程处理器中派送指令,所述调度器包括:第一调度器逻辑,配置为发出所述多个线程的指令到所述处理器的至少一个执行单元;第二调度器逻辑,用于实施所述多个线程的调度策略,其中所述第二调度器逻辑包含多个可被使用者修改的寄存器;以及接口,将所述第二调度器逻辑耦接至所述第一调度器逻辑和所述至少一个执行单元,所述接口包括:第一信号线,供所述第一调度器逻辑用来从所述第二调度器逻辑接收所述多个线程的每一个的优先级,其中所述第一调度器逻辑根据所述优先级发出所述指令到所述至少一个执行单元;以及第二信号线,供所述第二调度器逻辑用来接收所述多个线程的每一个的指令执行信息,其中所述第二调度器逻辑根据所述指令执行信息更新所述优先级。
地址 美国加利福尼亚