发明名称 | 一种时钟分频电路、时钟生成网络及芯片 | ||
摘要 | 本实用新型公开了一种时钟分频电路、时钟生成网络及芯片,包括:滤波电路、分频电路和分频时钟输出选择电路,滤波电路和分频电路均与分频时钟输出选择电路连接,其中:滤波电路包含外部时钟输入端和外部时钟输出端,外部时钟输入端与外部时钟源连接,外部时钟输出端与分频时钟输出选择电路连接;分频电路包含内部时钟输入端、分频数选择输入端、1.5分频时钟输出端、3分频时钟输出端和第三分频时钟输出端,内部时钟输入端与32M时钟源连接,1.5分频时钟输出端、3分频时钟输出端和第三分频时钟输出端分别与分频时钟输出选择电路连接;分频时钟输出选择电路包含分频数选择输入端、系统时钟输出端以及加解密时钟输出端。 | ||
申请公布号 | CN203206212U | 申请公布日期 | 2013.09.18 |
申请号 | CN201320013211.X | 申请日期 | 2013.01.10 |
申请人 | 大唐微电子技术有限公司 | 发明人 | 张莹;郝晓东 |
分类号 | H03K23/64(2006.01)I | 主分类号 | H03K23/64(2006.01)I |
代理机构 | 北京安信方达知识产权代理有限公司 11262 | 代理人 | 栗若木;曲鹏 |
主权项 | 一种时钟分频电路,其特征在于,包括:滤波电路、分频电路和分频时钟输出选择电路,所述滤波电路和分频电路均与分频时钟输出选择电路连接,其中: 所述滤波电路包含外部时钟输入端和输出滤波后的外部时钟的外部时钟输出端,所述外部时钟输入端与外部时钟源连接,所述外部时钟输出端与分频时钟输出选择电路连接; 所述分频电路包含内部时钟输入端、输入分频系数的分频数选择输入端、输出1.5分频后的时钟的1.5分频时钟输出端、输出3分频后的时钟的3分频时钟输出端和第三分频时钟输出端,所述内部时钟输入端与32M时钟源连接,所述1.5分频时钟输出端、3分频时钟输出端和第三分频时钟输出端分别与分频时钟输出选择电路连接; 所述分频时钟输出选择电路包含输入分频系数的分频数选择输入端、向外输出系统时钟的系统时钟输出端以及向外输出加解密时钟的加解密时钟输出端。 | ||
地址 | 100094 北京市海淀区永嘉北路6号 |