发明名称 减少组件的数模解码器和方法
摘要 使用P-型和N-型晶体管开关而不是传统的CMOS开关形成n位D/A解码器。每个P-型和N-型开关由比用来形成CMOS开关更少的晶体管形成,由此降低总的晶体管数量。该解码器可用来将数字值解码为非线性伽马修正模拟输出电压。
申请公布号 CN101523730B 申请公布日期 2013.09.18
申请号 CN200780036625.1 申请日期 2007.08.31
申请人 ATI科技无限责任公司 发明人 李孔宁;查尔斯·梁;格里戈里·唐金;米利沃耶·阿列克西克;史蒂文·特纳;格瑞格·樊西克尔;凯文·奥尼尔
分类号 H03M1/76(2006.01)I 主分类号 H03M1/76(2006.01)I
代理机构 上海胜康律师事务所 31263 代理人 周文强;李献忠
主权项 一种将n位数字输入信号转换为模拟输出信号的方法,包括: 根据所述n位数字输入信号,使用多个p‑型晶体管开关从高于第一门限的模拟电压中选择第一模拟电压,每个所述p‑型晶体管开关使用单个PMOS晶体管形成; 根据所述n位数字输入信号,使用多个n‑型晶体管开关从低于第二门限的模拟电压中选择第二模拟电压,所述第二门限高于所述第一门限,每个所述n‑型晶体管开关使用单个NMOS晶体管形成; 根据所述n位数字输入信号,选择所述第一模拟电压和所述第二模拟电压之一作为所述模拟输出信号; 其中,进一步包括根据时钟信号,定期改变所述高于所述第一门限的模拟电压以及所述低于所述第二门限的模拟电压。
地址 加拿大安大略
您可能感兴趣的专利