发明名称 Verfahren zum Ausbilden eines Gatestapels mit hohem k-Wert und reduzierter effektiver Oxiddicke
摘要 Ein Verfahren zum Ausbilden eines Gatestapels mit hohem k-Wert bei reduzierter effektiver Oxiddicke (EOT) für eine Halbleitervorrichtung wird angegeben. Das Verfahren umfasst das Bereitstellen eines siliziumhaltigen Substrats, das Ausbilden einer Grenzflächenschicht auf dem siliziumhaltigen Substrat, wobei die Grenzflächenschicht eine erste äquivalente Oxiddicke aufweist, das Ablagern einer ersten Schicht mit hohem k-Wert auf der Grenzflächenschicht und das Wärmebehandeln der ersten Schicht mit hohem k-Wert und der Grenzflächenschicht bei einer Temperatur, welche eine modifizierte Grenzflächenschicht ausbildet, wobei die modifizierte Grenzflächenschicht eine zweite äquivalente Oxiddicke aufweist, die nicht größer ist als die erste äquivalente Oxiddicke. Das Verfahren umfasst ferner das Ablagern einer zweiten Schicht mit hohem k-Wert auf der modifizierten Grenzflächenschicht. Gemäß einer Ausführungsform umfasst die erste Schicht mit hohem k-Wert Lanthanoxid, und die zweite Schicht mit hohem k-Wert umfasst Hafniumsilikat.
申请公布号 DE112010001364(B4) 申请公布日期 2013.09.12
申请号 DE20101101364T 申请日期 2010.03.25
申请人 TOKYO ELECTRON LTD. 发明人 CLARK, ROBERT D.
分类号 H01L21/336 主分类号 H01L21/336
代理机构 代理人
主权项
地址