发明名称 SONOS快闪存储器单元及其形成方法
摘要 本发明提供了一种SONOS快闪存储器单元及其形成方法,其中SONOS快闪存储器单元包括:半导体衬底;在所述半导体衬底上形成的场效应晶体管;场效应晶体管的沟道连接源区和漏区,包括靠近漏区的第一沟道区以及靠近源区的第二沟道区;选择栅,形成于所述第一沟道区的表面,包括栅介质层以及栅介质层表面的栅电极;氧化硅-氮化硅-氧化硅层,至少形成于第二沟道区表面;控制栅,形成于所述氧化硅-氮化硅-氧化硅层表面。本发明所形成的SONOS快闪存储器单元满足了嵌入式系统的存储器阵列对读写性能以及响应速率的需求,且与现有CMOS工艺相兼容,结构简单,易于引出源区、漏区的互连线,便于布线集成形成存储器阵列。
申请公布号 CN101958325B 申请公布日期 2013.09.11
申请号 CN200910054976.6 申请日期 2009.07.16
申请人 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 发明人 詹奕鹏;季明华
分类号 H01L27/115(2006.01)I;H01L29/792(2006.01)I;H01L21/8247(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L27/115(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 李丽
主权项 一种SONOS快闪存储器单元,其特征在于,包括:半导体衬底;在所述半导体衬底上形成的场效应晶体管;场效应晶体管的沟道连接源区和漏区,包括:靠近漏区的第一沟道区以及靠近源区的第二沟道区;选择栅,形成于所述第一沟道区的表面,包括栅介质层以及栅介质层表面的栅电极,所述选择栅的顶部还形成有用于决定选择栅宽度以及控制栅高度的自对准侧壁;所述第二沟道区位于衬底上所述源区与选择栅之间的空隙处;氧化硅-氮化硅-氧化硅层,至少形成于第二沟道区表面,位于所述空隙表面的氧化硅-氮化硅-氧化硅层构成电荷陷阱区;控制栅,形成于所述氧化硅-氮化硅-氧化硅层表面,所述控制栅与所述电荷陷阱区自对准。
地址 201203 上海市浦东新区张江路18号