发明名称 |
锁相环电路的锁定检测电路 |
摘要 |
一种锁相环电路的锁定检测电路,所述锁定检测电路包括或非门电路、延迟电路以及触发器,触发器基于或非门电路和延迟电路的输出信号来检测锁相环电路的锁定状态,延迟电路具有至少一个延迟单元和为所述至少一个延迟单元提供偏置信号的偏置电路,所述偏置电路具有能够产生高精度的偏置信号的自偏置环路。 |
申请公布号 |
CN102347762B |
申请公布日期 |
2013.09.11 |
申请号 |
CN201010244514.3 |
申请日期 |
2010.07.30 |
申请人 |
三星半导体(中国)研究开发有限公司;三星电子株式会社 |
发明人 |
林光远 |
分类号 |
H03L7/08(2006.01)I |
主分类号 |
H03L7/08(2006.01)I |
代理机构 |
北京铭硕知识产权代理有限公司 11286 |
代理人 |
韩明星;王青芝 |
主权项 |
一种锁相环电路的锁定检测电路,所述锁定检测电路包括或非门电路、延迟电路以及触发器,触发器基于或非门电路和延迟电路的输出信号来检测锁相环电路的锁定状态,延迟电路具有至少一个延迟单元和为所述至少一个延迟单元提供偏置信号的偏置电路,其特征在于:所述偏置电路包括第一PMOS管(MP60)、第二PMOS管(MP61)、第一NMOS管(MN61)、第二NMOS管(MN62)以及偏置电阻器(RBIAS),其中,第一PMOS管的源极连接到电源,第一PMOS管的漏极连接到第一NMOS管的漏极和第一NMOS管的栅极,第一NMOS管的源极接地;第二PMOS管的源极连接到电源,第二PMOS管的漏极连接到第二PMOS管的栅极和第二NMOS管的漏极,第二NMOS管的源极通过偏置电阻器接地;第一PMOS管和第二PMOS管的栅极相连接,第一NMOS管和第二NMOS管的栅极相连接,其中,第一PMOS管的栅极和第一NMOS的栅极处的电压中的至少一个作为所述偏置信号,其中,所述偏置电路还包括零状态启动电路,所述零状态启动电路包括:第四PMOS管(MP72)、第四NMOS管(MN72)、第五NMOS管(MN73)和第六NMOS管(MN74),其中,第四PMOS管的栅极与第六NMOS管的栅极相连接,第四PMOS管的源极连接到电源,第四PMOS管的漏极连接到第六NMOS管的漏极、第四NMOS管的栅极以及第五NMOS管的漏极,第六NMOS管的源极接地,第四PMOS管的栅极接收第二信号;第四NMOS管的漏极连接到第二PMOS管的漏极,第四NMOS管的源极连接到第五NMOS管的栅极以及第二NMOS管的栅极,第五NMOS管的源极接地,其中,当停用所述偏置电路时,第二信号为高电平;当启用所述偏置电路时,第二信号为低电平。 |
地址 |
215021 江苏省苏州市工业园区国际科技园科技广场7楼 |