发明名称 |
半导体装置及其制造方法 |
摘要 |
实施方式提供一种具备通过自对准而形成的沟槽栅构造的半导体装置及其制造方法。实施方式的半导体装置的制造方法具备:在并排设置于半导体层的多个沟槽的内面形成第一绝缘膜的工序;隔着所述第一绝缘膜形成控制电极的工序;以及形成设置在所述控制电极之上的第二绝缘膜的工序,该第二绝缘膜的上表面处于比沿着所述沟槽的壁面延伸的所述第一绝缘膜的上端靠下的位置。还具备将所述半导体层蚀刻到所述控制电极的所述上端的附近的深度的工序;以及形成第一半导体区域的工序。而且具备:形成导电膜,并在所述第一半导体区域的上部形成第二半导体区域的工序;以及回蚀所述导电层并形成接触孔的工序。 |
申请公布号 |
CN103295907A |
申请公布日期 |
2013.09.11 |
申请号 |
CN201210310956.2 |
申请日期 |
2012.08.28 |
申请人 |
株式会社东芝 |
发明人 |
武舍裕太;酒井隆行;奥村秀树;河野孝弘 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
徐殿军 |
主权项 |
一种半导体装置的制造方法,其特征在于,具备:在并排设置于第一导电型的半导体层的多个沟槽的内面,形成第一绝缘膜的工序;在所述沟槽的各自的内部,隔着所述第一绝缘膜形成控制电极的工序;在所述沟槽的各自的内部,形成设置在所述控制电极之上的第二绝缘膜的工序,该第二绝缘膜的上表面处于比沿着所述沟槽的壁面延伸的所述第一绝缘膜的上端靠下的位置;将相邻的所述沟槽之间的所述半导体层,蚀刻到所述控制电极的所述上端的附近的深度的工序;形成从所述半导体层的表面到达所述控制电极的上端和所述控制电极的下端之间的深度的第二导电型的第一半导体区域的工序;形成覆盖所述第一绝缘膜、所述第二绝缘膜及所述第一半导体区域的第一导电型的导电层,并形成在所述第一半导体区域的上部扩散了第一导电型的杂质的第二半导体区域的工序;以及对所述导电层进行回蚀,并在所述第二半导体区域的所述表面形成接触孔的工序。 |
地址 |
日本东京都 |