| 发明名称 |
Implementing direct access caches in coherent multiprocessors |
| 摘要 |
Non-processor agents, such as bus agents, may directly access processor caches. A coherency protocol ensures that cache coherency is maintained.
|
| 申请公布号 |
US8533401(B2) |
申请公布日期 |
2013.09.10 |
| 申请号 |
US20020331688 |
申请日期 |
2002.12.30 |
| 申请人 |
EDIRISOORIYA SAMANTHA J.;JAMIL SUJAT;MINER DAVID E.;O'BLENESS R. FRANK;TU STEVEN J.;NGUYEN HANG T.;INTEL CORPORATION |
发明人 |
EDIRISOORIYA SAMANTHA J.;JAMIL SUJAT;MINER DAVID E.;O'BLENESS R. FRANK;TU STEVEN J.;NGUYEN HANG T. |
| 分类号 |
G06F12/00;G06F12/08 |
主分类号 |
G06F12/00 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
