| 主权项 |
一种基于流水线ADC的低功耗基准电压缓冲器，其特征在于，包括差分电压放大器、作为输出缓冲器的源极跟随器、电容放电回路和电容充电回路，以及电压源（VH）（VL）、第一开关（SW1）、第四开关（SW4）；所述差分电压放大器包括第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4）和差分放大器（A1）；所述第一电阻（R1）一端接地，一端接差分放大器（A1）的负输入端；第二电阻（R2）一端接输入电压（Vin），一端差分接放大器（A1）的正输入端；第三电阻（R3）一端接差分放大器（A1）的正输出端，一端接差分放大器（A1）的负输入端；第四电阻（R4）一端接差分放大器（A1）的正输入端，一端接差分放大器（A1）负输出端；源极跟随器电路部分包括第一NMOS管（NM1）、第二NMOS管（NM2），第三NMOS管（NM3）和第四NMOS管（NM4）；所述第一NMOS管（NM1）栅极接放大器（A1）负输出端，漏极接电源，源极接第三MOS管（NM3）漏极；第二NMOS管（NM2）栅极接放大器（A1）正输出端，漏极接电源，源极接第四NMOS管（NM4）漏极；第三NMOS管（NM3）源极接地；第四NMOS管（NM4）源极接地，栅极和第三NMOS管（NM3）相连，接到固定偏置电压；电容放电回路包括第一负载电容（C1）、第二开关（SW2）、第三NMOS管（NM3）和放电电流控制电路，所述放电电流控制电路包括第一CMOS开关（TG1）和第五NMOS管（NM5）；所述第一开关（SW1）一端接到电压源（VH），另一端接到第一电容（C1）上极板、第二开关（SW2），第一电容（C1）下级板接地，第二开关（SW2）另一端接第三NMOS管（NM3）漏极；第五NMOS管（NM5）栅极接第一CMOS开关（TG1）一端，源极接地；第一CMOS开关（TG1）另一端接第五NMOS管（NM5）漏极，第五NMOS管（NM5）漏极接第一电容（C1）的上极板；电容充电回路包括第二负载电容（C2）、第三开关（SW3）、第二NMOS管（NM2）和充电电流控制电路，所述充电电流控制电路包括第二CMOS开关（TG2），第一PMOS管（PM1）；所述第四开关（SW4）一端接到电压源（VL），另一端接到第二电容（C2）上极板、第三开关（SW3），第二电容（C2）下级板接地，第三开关（SW3）另一端接第四NMOS管（NM4）漏极；第一PMOS管（PM1）栅极接第二CMOS开关（TG2）一端，源极接电源；第二CMOS开关（TG2）另一端接第一PMOS管（PM1）漏极，第一PMOS管（PM1）漏极接第二电容（C2）的上极板。 |
