发明名称 | 大规模异构众核处理器平台的效率核算方法 | ||
摘要 | 本发明公开了一种大规模异构众核处理器平台的效率核算方法,包括如下步骤:S10:针对固定的并行问题w,获取仅使用通用处理器运行的情况下的并行运行时间<img file="2013102354684100004DEST_PATH_IMAGE002.GIF" wi="16" he="21" />以及通用处理器和协处理器共同进行处理情况下的运行时间为<img file="2013102354684100004DEST_PATH_IMAGE004.GIF" wi="17" he="21" />;S11:得到使用通用处理器和协处理器共同进行处理与仅使用通用处理器处理的加速比<img file="2013102354684100004DEST_PATH_IMAGE006.GIF" wi="45" he="42" />;S12:分别计算出通用处理器的浮点运算性能<img file="2013102354684100004DEST_PATH_IMAGE008.GIF" wi="17" he="24" />以及协处理器的浮点运算性能<img file="2013102354684100004DEST_PATH_IMAGE010.GIF" wi="16" he="21" />;S13:计算得到使用通用处理器和协处理器共同进行处理问题的效率<img file="2013102354684100004DEST_PATH_IMAGE012.GIF" wi="169" he="37" />。本发明可以在大规模异构众核处理器平台上快速准确的进行应用运行的实际效率核算,高效、准确的反映一款应用软件在大规模异构众核处理器平台上的运行效率。 | ||
申请公布号 | CN103279449A | 申请公布日期 | 2013.09.04 |
申请号 | CN201310235468.4 | 申请日期 | 2013.06.14 |
申请人 | 浪潮电子信息产业股份有限公司 | 发明人 | 吕文静 |
分类号 | G06F15/80(2006.01)I | 主分类号 | G06F15/80(2006.01)I |
代理机构 | 代理人 | ||
主权项 | 1.大规模异构众核处理器平台的效率核算方法,其特征在于,包括如下步骤:S10:针对固定的并行问题w,获取仅使用通用处理器运行的情况下的并行运行时间<img file="2013102354684100001DEST_PATH_IMAGE001.GIF" wi="17" he="42" />以及获取使用通用处理器和协处理器共同进行处理情况下的运行时间为<img file="359432DEST_PATH_IMAGE002.GIF" wi="17" he="21" />;S11:根据相对加速比计算公式,得到使用通用处理器和协处理器共同进行处理与仅使用通用处理器处理的加速比<img file="2013102354684100001DEST_PATH_IMAGE003.GIF" wi="45" he="42" />;S12:根据浮点性能计算公式,分别计算出通用处理器的浮点运算性能<img file="276573DEST_PATH_IMAGE004.GIF" wi="17" he="42" />以及协处理器的浮点运算性能<img file="2013102354684100001DEST_PATH_IMAGE005.GIF" wi="16" he="21" />;S13:计算得到使用通用处理器和协处理器共同进行处理问题的效率<img file="993993DEST_PATH_IMAGE006.GIF" wi="169" he="42" />。 | ||
地址 | 250014 山东省济南市高新区舜雅路1036号 |