发明名称 geraÇço Ágil de sinais de sincronismo com gerenciamento pll de receptor
摘要 GERAÇçO ÁGIL DE SINAIS DE SINCRONISMO COM GERENCIAMENTO PLL DE RECEPTOR. É revelado um método e aparelho para alterar uma frequência de um sinal de clock para evitar interferência. Em uma conretização, os dados transportados em uma primeira interface são sincronizados com um sinal de clock em uma primeira freqüencia. Os sinais são transportados em uma segunda interface em outra freqüencia. Em resposta a uma alteração da freqüencia na qual os sinais de clock associada com a primeira interface inicia uma alteração do sinal de clock para uma segunda freqüencia A segunda freqüencia pode ser escolhida de modo a não causar interferência com a freqüencia na qual os sinais são transportados na segunda interface. A alteração da freqüencia do sinal de clock pode ser executada de uma maneira tal a impedir atividade espúria na linha do sinal de clock da interface.
申请公布号 BR102012024573(A2) 申请公布日期 2013.09.03
申请号 BR20121024573 申请日期 2012.09.27
申请人 APPLE INC. 发明人 BRIJESH TRIPATH;TIMOTHY J. MILLET
分类号 H03L7/06 主分类号 H03L7/06
代理机构 代理人
主权项
地址