| 摘要 |
Die Erfindung betrifft eine Kontaktierungsanordnung zur elektrischen Kontaktierung einer Anzahl von Testpunkten auf einer Leiterplatte und einen Adapter zur Kontaktierung der Testpunkte. Es wird eine universal anwendbare Möglichkeit vorgeschlagen, um insbesondere automatisch JTAG-Schnittstellen zur Durchführung von Tests, wie den Boundary-Scan-Test oder die JTAG-Emulation, zu adaptieren. Die Kontaktierungsanordnung ist dadurch gekennzeichnet, dass mindestens ein Durchbruch (12) in der Leiterplatte (10) zur gerichteten Aufnahme des Adapters (6) vorhanden ist, zwei der Testpunkte (14a bis 14k) miteinander elektrisch kurzgeschlossen sind, um eine Detektion relativer Lagen des Adapters (1) zu der Leiterplatte (10) zu ermöglichen und der Adapter (1) ein Führungsmittel (6) aufweist und das Führungsmittel (6) in den Durchbruch (12) so einsteckbar ist, dass bei vollständig eingestecktem Adapter (1) die Nadelspitzen mit den Testpunkten (14a bis 14k) elektrisch kontaktiert sind.
|
