发明名称 |
用于与上IC封装耦合以形成封装体叠层(PoP)组件的下IC封装结构以及包括这种下IC封装结构的PoP组件 |
摘要 |
公开了用于封装体叠层(PoP)组件的下集成电路(IC)封装结构的实施例。下IC封装结构包括具有与上IC封装的端子配合的焊盘的插入体。将密封剂材料设置到下IC封装中,可以将这一密封剂设置为邻近一个或多个IC管芯。可以使上IC封装与下IC封装耦合以形成PoP组件。可以将这种PoP组件设置到主板或其他电路板上,或者其可以形成计算系统的部分。还描述了其他实施例,并要求对其进行保护。 |
申请公布号 |
CN103270587A |
申请公布日期 |
2013.08.28 |
申请号 |
CN201180060795.X |
申请日期 |
2011.11.30 |
申请人 |
英特尔公司 |
发明人 |
S·F·王;W·K·罗;K·E·翁;A·S·王 |
分类号 |
H01L23/28(2006.01)I;H01L23/02(2006.01)I;H01L23/48(2006.01)I |
主分类号 |
H01L23/28(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
陈松涛;夏青 |
主权项 |
一种下集成电路(IC)封装,所述下IC封装用于与上IC封装耦合以形成封装体叠层组件,所述下IC封装包括:衬底,具有第一面和相对的第二面;IC管芯,与所述衬底的所述第一面耦合;密封剂,所述密封剂设置在所述管芯的表面的至少一部分之上以及所述衬底的所述第一面的至少一部分之上;插入体,具有第一面和相对的第二面,所述插入体的所述第二面面对所述衬底的所述第一面;若干互连,使所述插入体与所述衬底电耦合;以及多个端子,设置在所述插入体的所述第一面上,所述多个端子用于形成与所述上IC封装的电连接。 |
地址 |
美国加利福尼亚 |