| 主权项 |
一种基于共享存储机制的准循环矩阵串行乘法器，当采用近似下三角编码方法对QC‑LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵Fi,j构成的阵列，fi,j是循环矩阵Fi,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，向量m=(e0,e1,…,eu×b‑1)，以b比特为一段，部分校验向量p被等分为u段，即p=(p0,p1,…,pu‑1)，其特征在于，所述乘法器包括以下部件：生成多项式查找表，用于存储准循环矩阵F中循环矩阵的生成多项式；延时器D，其数据比特D0,D1,…,Du‑1滑动存储向量m的u比特数据；缓冲器B0,B1,…,Bu‑1，分别缓存准循环矩阵F第0,1,…,u‑1块列中循环矩阵的生成多项式；b位二进制乘法器M0,M1,…,Mu‑1，分别对数据比特D0,D1,…,Du‑1和缓冲器B0,B1,…,Bu‑1中的生成多项式进行标量乘；b位二进制加法器A0,A1,…,Au‑1，分别对b位二进制乘法器M0,M1,…,Mu‑1的乘积和移位寄存器R0,R1,…,Ru‑1的内容进行模2加；移位寄存器R0,R1,…,Ru‑1，分别存储b位二进制加法器A0,A1,…,Au‑1的和被循环左移1位后的结果以及最终的校验段p0,p1,…,pu‑1。 |
