鉴相器实现电路和鉴相器时钟产生方法

摘要

本发明实施例公开了一种鉴相器实现电路和鉴相器时钟产生方法，涉及通信技术领域，通过较简单的处理过程生成与业务时钟相适合的鉴相器时钟。所述鉴相器时钟产生方法包括：速率比较器将业务数据写入缓存的速率和鉴相器从缓存中读取业务数据的速率进行比较，确定业务数据对应的业务时钟的频偏绝对值和速率，根据比较结果向图案生成器发出指示，图案生成器根据指示生成快速时钟缺口图案或慢速时钟缺口图案；变频器根据快速时钟缺口图案或者慢速时钟缺口图案对鉴相器的时钟进行变频，采用变频后的鉴相器的时钟从缓存中读取下一个业务数据。主要用于鉴相器时钟的生成。

主权项

一种鉴相器实现电路，其特征在于，包括：速率比较器，用于将业务数据写入缓存的速率和鉴相器从所述缓存中读取所述业务数据的速率进行比较，并根据比较结果获取业务数据类型信息，根据类型信息确定该业务数据对应的业务时钟的频偏绝对值和速率，并将所述业务数据对应的业务时钟的速率、所述业务时钟的频偏绝对值发送给图案生成器，若所述业务数据写入缓存的速率大于所述鉴相器从所述缓存中读取所述业务数据的速率，则指示图案生成器生成快速时钟缺口图案；若业务数据写入缓存的速率小于所述鉴相器从所述缓存中读取所述业务数据的速率，则指示所述图案生成器生成慢速时钟缺口图案；图案生成器，用于根据所述速率比较器的指示、以及所述业务时钟的速率、所述业务时钟的频偏绝对值生成所述快速时钟缺口图案或所述慢速时钟缺口图案；变频器，用于根据所述快速时钟缺口图案或者慢速时钟缺口图案对所述鉴相器的时钟进行变频，并在接收下一个业务数据时，采用变频后的鉴相器的时钟从所述缓存中读取所述下一个业务数据；其中，所述图案生成器包括：第一获取单元，用于获取满足公式Cslow/Pslow＜＝Kmin、和[Kmin‑(Cslow/Pslow)]/Kmin＜0.005的Pslow的最小整数值，并根据Pslow的最小整数值计算Cslow的最小整数值，其中，Cslow为所述慢速时钟缺口图案的有效时钟周期数量，Pslow为所述慢速时钟缺口图案的长度，Kmin为所述业务时钟的速率和频偏绝对值的最小参考比值；第一生成单元，用于根据Pslow的最小整数值和计算得到的Cslow的最小整数值，以及慢速时钟缺口图案中的有效时钟周期和无效时钟周期生成所述慢速时钟缺口图案，并将生成的慢速时钟缺口图案发送至所述变频器；第二获取单元，用于获取满足公式Cfast/Pfast＞＝Kmax、和[(Cfast/Pfast)‑Kmax]/Kmax＜0.005的Pfast的最小整数值，并根据Pfast的最小整数值计算Cfast的最小整数值，其中，Cfast为所述快速时钟缺口图案的有效时钟周期数量，Pfast为所述快速时钟缺口图案的长度，Kmax为所述业务时钟的速率和频偏绝对值的 最大参考比值；第二生成单元，用于根据Pfast的最小整数值和计算得到的Cfast的最小整数值、以及快速时钟缺口图案中的有效时钟周期和无效时钟周期生成所述快速时钟缺口图案，并将生成的快速时钟缺口图案发送至所述变频器。