8晶体管型低漏电静态随机存取内存单元

摘要

本发明揭露一种静态随机存取内存(static random access memory，SRAM)单元，包含一对交错耦合反向器，含有第一储存节点，以及第一N型金属氧化物半导体晶体管，含有栅极，第一与第二源/漏极，分别与第一储存节点，读入字符线(read word-line，RWL)以及第一读入位线(read bit-line，RBL)相连，读入字符线以及第一读入位线在进行读取动作时被启动，而在进行写入动作时不被启动。

主权项

一种静态随机存取内存单元，其特征在于，包含：一对交错耦合反向器，含有一第一储存节点及一第二储存节点，其中该第一储存节点及一第二储存节点为互补；一第一N型金属氧化物半导体晶体管，含有一栅极，一第一漏极与一第二源极，其中该第一N型金属氧化物半导体晶体管的该栅极与该第一储存节点相连，该第一漏极与一读入字符线相连，以及该第二源极与一第一读入位线相连；一第二N型金属氧化物半导体晶体管，含有一栅极，一第三漏极与一第四源极，其中该第二N型金属氧化物半导体晶体管的该栅极与该第二储存节点相连，该第三漏极与该读入字符线相连，以及该第四源极与一第二读入位线相连；一第三N型金属氧化物半导体晶体管，含有一栅极，一第五源/漏极与一第六源/漏极，其中该第三N型金属氧化物半导体晶体管的该栅极与一写入字符线相连，该第五源/漏极与该第一储存节点相连，以及该第六源/漏极与一第一写入位线相连；一第四N型金属氧化物半导体晶体管，含有一栅极，一第七源/漏极与一第八源/漏极，其中该第四N型金属氧化物半导体晶体管的该栅极与该写入字符线相连，该第七源/漏极与该第二储存节点相连，以及该第八源/漏极与一第二写入位线相连；以及一第一写入选择电路，该第一写入选择电路含有一电压供应点，一输入以及一输出，其中该电压供应点与一第一选择线相连，该输入与一第二选择线相连，以及该输出与该写入字符线相连；其中该读入字符线，该第一读入位线以及该第二读入位线在进行一读取动作时被启动，而在进行任一写入动作时不被启动，且该第一读入位线以及该第二读入位线被同步地启动。