一种横向高压功率器件的结终端结构

摘要

一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W的两倍的情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。

主权项

一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构； 所述直线结终端结构与横向高压功率半导体器件有源区结构相同，包括漏极N+接触区（1）、N型漂移区（2）、P型衬底（3）、栅极多晶硅（4）、栅氧化层（5）、P‑well区（6）、源极N+接触区（7）、源极P+接触区（8）；P‑well区（6）与N型漂移区（2）位于P型衬底（3）的上层，其中P‑well区（6）位于中间，两边是N型漂移区（2），且P‑well区（6）与N型漂移区（2）相连；N型漂移区（2）中远离P‑well区（6）的两侧是漏极N+接触区（1），P‑well区（6）的上层具有与金属化源极相连的源极N+接触区（7）和源极P+接触区（8），其中源极P+接触区（8）位于中间，源极N+接触区（7）位于源极P+接触区（8）两侧；源极N+接触区（7）与N型漂移区（2）之间的P‑well区（6）表面是栅氧化层（5），栅氧化层（5）的表面是栅极多晶硅（4）； 所述曲率结终端结构包括漏极N+接触区（1）、N型漂移区（2）、P型衬底（3）、栅极多晶硅（4）、栅氧化层（5）、P‑well区（6）、源极P+接触区（8）；P‑well区（6）表面是栅氧化层（5），栅氧化层（5）的表面是栅极多晶硅（4）；曲率结终端结构中的N+接触区（1）、N型漂移区（2）、栅极多晶硅（4）和栅氧化层（5）分别与直线结终端结构中的N+接触区（1）、N型漂移区（2）、栅极多晶硅（4）和栅氧化层（5）相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区（1）包围环形N型漂移区（2），曲率结终端结构中的环形N型漂移区（2）包围环形栅极多晶硅（4）和环形栅氧化层（5）；与“直线结终端结构中的P‑well区（6）与N型漂移区（2）相连”不同的是，曲率结终端结构中的P‑well区（6）与N型漂移区（2）不相连且相互间距为LP，LP的具体取值范围在数微米至数十微米之间； 所述直线结终端结构与曲率结终端结构的N型漂移区（2）表面具有由相间分布的P型掺杂条（10）和N型掺杂条（11）构成的横向超结结构，且横向超结结构的P型掺杂条（10）或N型掺杂条（11）的宽度为最小光刻精度W的两倍。